本文由半导体产业纵横（ID：ICVIEWS）综合
PCIe 8.0的1.0正式规范有望在2028年推出。
在PCIe 7.0规范将于近期完成之后，PCI-SIG已着手开展下一代技术的研发工作。尽管消费级电脑通常会比最新版连接协议落后数年，但该联盟成员如今已能提前了解这项未来技术，将对人工智能、数据中心及其他高端IT负载产生重要影响。
目前，PCI-SIG成员可获取PCIe 8.0 的0.3版草案规范，这是对该下一代协议目标的首次官方阐述。按照PCIe规范此前的开发惯例，PCIe 8.0此后还将经历 Version 0.5/0.7/0.9等阶段方能走到最终的1.0版本。延续过去数年稳定的技术迭代速度，PCIe 8.0的带宽预计将达到当前顶级电脑组件可用带宽的8倍。不过，消费者还需等待数年才能见到这项新标准落地应用。
PCIe 8.0核心目标是延续 “每代产品总带宽翻倍” 的发展趋势。从PCIe 1.0到7.0，这一规律始终成立，该联盟有信心8.0版本也不例外。
目前大多数消费级电脑采用PCIe 3.0或4.0版本，它们分别支持每秒80亿次传输和160亿次传输， x16通道配置下，带宽可分别达到32GB/s和64GB/s。最新的固态硬盘（SSD）和显卡已支持PCIe 5.0，该版本传输速率可达320GT/s，带宽最高能到128GB/s。如今，许多兼容PCIe 5.0的固态硬盘读取速度已能突破10GB/s。
PCI-SIG联盟于2022年初发布了PCIe 6.0的最终规范，该版本支持640GT/s的传输速率，带宽最高可达256GB/s。而首批采用该协议的固态硬盘测试，直到今年早些时候才启动，其中美光一款存储扩展卡的速度达到了惊人的30.25GB/s。
PCIe 7.0则将上述参数再次翻倍，传输速率达1280GT/s，带宽达512GB/s，该版本的最终规范也是在近期才确定。PCIe 7.0的实时合规性测试计划于2028年启动，本月早些时候联盟还发布了一份详细的常见问题解答（FAQ）文档。
若研发进展顺利，PCIe 8.0的1.0正式规范有望在2028年推出。该下一代协议的传输速率将达2560GT/s，借助双向传输技术，其x16通道的带宽有望突破每秒1TB的门槛。
PCI-SIG预计，PCIe 8.0将在支持高负载场景中发挥关键作用，这些场景包括人工智能、机器学习、边缘计算、量子计算、超大规模数据中心，以及航空航天和汽车领域的应用。
1TB/s，意味着什么？
PCIe 8.0 将把数据速率大幅提升至 256.0 GT/s，相较于 PCIe 7.0 实现了翻倍的跨越。通过 x16 通道配置，其双向带宽更是高达 1TB/s。这一突破性的性能提升，将为众多高带宽计算场景带来前所未有的发展空间。
以固态硬盘（SSD）为例，当前 PCIe 4.0 接口的 SSD 理论速率可达16GB/s，而在 PCIe 8.0 下，采用 x4 接口的 SSD 理论速率便能飙升至 256GB/s，是前者的 16 倍之多。这意味着数据的读写操作将变得如同闪电般迅速，无论是加载大型游戏、处理高清视频，还是进行大规模数据备份，都将在极短的时间内完成，极大地提升了用户体验和工作效率。
但要实现这一目标，并非易事。随着数据速率的几何级增长，传统的连接器技术在信号完整性方面面临严峻挑战。PCIe 8.0 的数据传输速率高达 256.0 GT/s，如此高频的信号在传输过程中极易受到干扰，产生信号衰减、失真等问题。因此，PCI-SIG 将评估和引入新的连接器技术列为重点工作。新连接器可能在材料、结构等方面进行创新，采用更优质的导电材料以降低电阻，优化接口形状和接触方式来减少信号反射，从而确保高速信号能够稳定、准确地传输，为 PCIe 8.0 的高性能表现奠定坚实的物理基础。
在高速数据传输中，延迟是影响系统实时响应能力的关键因素，而前向纠错（FEC）机制则关乎数据的准确性。PCIe 8.0 致力于优化延迟与 FEC 机制。在延迟方面，从协议层面入手，简化数据传输流程，减少不必要的等待时间；在硬件设计上，通过优化芯片内部电路结构、缩短信号传输路径等方式，降低信号传输延迟。在 FEC 机制优化上，采用更先进的算法，能够在高速传输下更快速、准确地检测和纠正数据错误，提高数据传输的可靠性。例如，在金融交易系统中，每一笔交易数据的准确、及时传输至关重要，PCIe 8.0 优化后的延迟与 FEC 机制能够确保交易指令瞬间传达且无差错，保障金融市场的稳定运行。
除了速度提升，PCIe 8.0还要实现什么？
除了速度提升，PCIe 8.0还将探索多项额外目标，例如降低功耗，并确保其与前代PCIe版本的向下兼容性。
PCIe的核心优势之一是向下兼容，然而在高速率下，兼容设计的难度大幅增加。例如，物理层需支持多速率自适应，这就要求电路同时兼容不同信号特性，进而增加了均衡器、时钟恢复电路的设计复杂度；协议层需兼容前代的流量控制、事务处理机制，同时引入新的增强功能（如更高效率的带宽利用），这需要避免新功能与旧协议冲突而导致逻辑设计冗余。不过，PCI-SIG的目标是保持PCIe 8.0与历代PCIe技术的向下兼容。
此外，PCIe 8.0还必须考虑散热方面的影响，功耗上升会直接导致芯片和链路组件的发热量增加，而高温会进一步恶化信号完整性并缩短器件寿命。在芯片级，需要集成更高效的热管理模块；在系统级，需优化散热方案，尤其在超大规模数据中心等密集部署场景中，散热成本可能会显著上升。为此，PCI-SIG也需要确保达成可靠性指标。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
